堆叠硅片互联技术打造较高性能

——赛灵思高管隆重发布将晶体管数业界当前纪录翻一番的世界较大容量FPGA

全球可编程平台领导厂商赛灵思公司日前推出首批Virtex®-7 2000T FPGA，这是利用68亿个晶体管打造的世界容量较大的可编程逻辑器件，为客户提供了无与伦比的200万个逻辑单元，相当于2,000万个ASIC门，专门针对系统集成、ASIC替代以及ASIC原型和模拟仿真的市场需求。

赛灵思公司全球高级副总裁兼亚太区执行总裁汤立人、赛灵思公司产品市场营销总监Brent Przybus和赛灵思亚太区销售及市场总监张宇清向媒体介绍并展示了Virtex-7 2000T。

张宇清、汤立人和Brent Przybus展示Virtex-7 2000T

超越摩尔定律的重大里程碑

从历史上看，FPGA产品系列中的较大器件通常是较后才向客户推出的，这是因为半导体工艺的发展有一个爬斜坡的过程，较大器件的单位晶圆良率达到一定水平才能在经济上做到可行，这是需要时间的。赛灵思的 SSI 技术突破了这一挑战，通过将四个不同 FPGA芯片在无源硅中介层上互联，构建了世界较大容量的可编程逻辑器件，从而解决了无缺陷大型单芯片的制造挑战。

迄今为止，FPGA每个工艺节点的发展都遵循摩尔定律，也就是在成本减半的同时实现逻辑容量的翻番。不幸的是，单单依靠摩尔定律，可控的功耗和代工厂良率无法满足市场对资源无止境的需求。堆叠硅片互联（SSI）技术让赛灵思得以为市场推出了一个能够应对上述挑战的可行的可编程解决方案。

基于堆叠互联技术的Virtex-7 2000T

Virtex-7 2000T堆叠技术

汤立人表示，堆叠硅片互联技术的应用成就了赛灵思大容量FPGA，而2.5D IC堆叠技术的率先应用，使得赛灵思能够为客户提供两倍于同类竞争产品的容量并超越摩尔定律的发展速度，而这是单硅片FPGA在28nm工艺节点所根本无法实现的。客户利用赛灵思 Virtex-7 2000T FPGA可以替代大容量ASIC，在总体投入成本相当的情况下，把开发时间提高2/3；同时创建集成系统，提高系统带宽，并因为避免了I/O互连而大幅降低功耗。此外还可以加速先进ASIC系统的原型设计和模拟仿真。

他指出：Virtex-7 2000T FPGA标志着赛灵思创新和行业协作史上的一个重大里程碑。对于客户而言，其重大意义在于如果没有堆叠硅片互联技术，至少要等演进到下一代工艺技术，才有可能在单个FPGA中实现如此大的晶体管容量。现在，有了Virtex-7 2000T FPGA，客户能立即为现有设计增添新的功能，不必采用ASIC，单个FPGA解决方案就能达到3-5个FPGA解决方案的功能，因而可大幅降低成本。或者现在就可以开始采用我们的较大容量FPGA进行原型设计和构建系统仿真器，和通常的更新换代速度相比，至少可以提前一年时间。

先进工艺带来超低功耗

赛灵思所有28nm器件（Artix™-7、Kintex™-7、Virtex®-7 FPGA和 Zynq™-7000 EPP）均采用统一架构，能够在同一系列的不同产品间以及不同系列的产品间支持设计和IP重用。这些器件均采用台积电的28nmHPL（低功耗高介电层金属闸技术）工艺制造，这样制造出来的FPGA静态功耗比同类竞争产品降低一半。随着器件容量的增大，静态功耗降低的意义越发显著。Virtex-7 2000T 相对于采用多个FPGA实现的设计方案而言，功耗更低，其中28nmHPL起到了关键作用。

Virtex-7 2000T器件还为设备制造商提供了一个集成的平台，能帮助他们在提升性能和功能的同时降低功耗。由于消除了电路板上不同IC间的I/O接口，系统的整体功耗得以显著降低。同时，因为电路板上需要的IC器件数量减少，客户能降低材料清单成本、测试和开发成本。此外，由于芯片在硅中介层上并排放置，SSI技术能够避免多个芯片堆叠造成的功耗和可靠性问题。中介层在每个芯片间提供10,000多个高速互联，可支持各种应用所需要的高性能集成。

在提高下一代系统性能和功能的同时降低功耗是设备制造商面临的共同挑战。要想实现上述目标，一种途径就是通过系统集成，减少板上不同IC间的I/O接口数量，从而降低功耗。这是因为I/O接口数量以及I/O的性能与功耗成正比。设计性能越高，系统中IC数量越多，功耗也就越大。此外还要注意，设计中使用的 IC 数量增多，在不同器件间进行设计分区的难度也会加大，这也会延长开发周期，提高测试成本，而采用 Virtex-7 2000T 器件则能避免上述问题。

对于那些之前在系统中采用多个FPGA的通信、医疗、测试测量、航空航天与军用以及高性能计算等领域的设计人员来说，Virtex-7 2000T将使其无需借助并行或者串行I/O，或者通过片外的PCB连线与相邻的FPGA互联，即可充分享受到FPGA芯片内高带宽、低时延、低功耗互联机制的优势。

这些应用都需要降低功耗

Virtex-7 V2000T FPGA的首批工程样片现已开始供货。客户现在就能着手设计，充分利用7系列FPGA带来的性价比和低功耗优势。与用多个FPGA实现的等效设计相比，首款Virtex-7 2000T器件在资源耗用超过70%的情况下，功耗仅有前者的几分之一。

ASIC的绝佳替代解决方案

Virtex-7 2000T FPGA为客户提供了通常只有大容量ASIC才具备的容量、性能和功耗水平，更增加了可重编程的优势。由于越来越多的系统和市场对ASIC的开发成本感到难以承受，Virtex-7 2000T FPGA为那些面临ASIC修改风险和超过5,000万美元的28nm定制IC NRE成本的设计，提供了一个独特的、可扩展的替代解决方案。

Virtex-7 2000T FPGA为客户提供了两倍于同类竞争产品的容量，同时实现了更高系统集成度，支持更出色的ASIC原型和替代功能。此外，在这一代工艺上，赛灵思比通常单硅片器件方法能够更早为客户提供较大器件。

Vitex-7 2000T器件的重要目标市场是ASIC原型和模拟仿真。就ASIC原型和模拟仿真而言，客户希望尽快获得较新型FPGA。由于软件开发在复杂系统开发周期中常常要占用大量的时间，因此要是等ASIC完成后才开始进行软件开发，会耽误整个系统的开发进度，有时甚至要耽误长达2年的时间。有了Virtex-7 2000T原型或模拟仿真平台，SoC 软件开发就能大大提前，开发人员也不必再苦等ASIC的完成。

在28nm工艺技术节点，ASIC或ASSP的NRE超过5,000万美元，而ASIC修改则可能将成本再提升近一半。因此，除非面向较稳定的大批量市场应用，否则ASIC和ASSP的设计只会越来越少被采用。此外，竞争和缩短产品上市时间等这些市场压力也为定制ASIC的开发带来了挑战。在此情况下，用一个Virtex-7 2000T器件来替代ASIC，就能实现所需要的系统性能和功能。

www.xilinx.com/cn

相关阅读:

• ...2011/10/28 11:47·解读赛灵思 Virtex-7 2000T FPGA 和堆叠硅片互联技术
• ...2010/10/28 15:13·超越摩尔定律 赛灵思全球首发堆叠硅片互联技术