DSP技术协助进行高速串行数据分析

2008年12月10日11:09:58 电子电脑信息网我要评论(2)字号：T | T | T

信号完整性

串行总线技术上的信号完整性测量已经成为设计人员测量工作的重要组成部分，如PCI Express 2.0、串行ATA III和HDMI 1.3。一致性测试中遇到的许多问题源于波形上的不理想特点，如噪声、抖动和定时畸变。串行标准缩窄了定时容限，要求测量工具中提供更多的带宽和更高的精度。与此同时，还要求使测量本身的影响达到较小化。

眼图测量

示波器的带宽影响着至关重要的信号眼图。眼图是一种行业标准示波器图像，也是一致性测试和验证测试的基石，它显示1个数据“位”或单位间隔，所有可能的边沿跳变和状态都叠加在一个完善的视图中。得到的屏幕在中心大体呈六角形张开区域的周围显示大量的波形轨迹，这有点象“眼睛”，其张开程度用来衡量信号质量(“张开”得越多越好)。串行逻辑设备必须区分眼图区域内部清楚的状态‘1’或状态‘0’，以正确对数据作出响应。通常会使用图形“模板”定义眼图测试通过/失败的区域。

在采集信号时，带宽不足的示波器滚降的幅度可能会高达1 dB (垂直幅度)。遗憾的是，这种损耗一般会落在眼图张开的区域中，恰好是进行二进制判定的地方。因此，充足的带宽在眼图测量及边沿测量中至关重要。

幸运的是，现在市场上出现了许多仪器，可以提供较关键的定时和边沿测量要求的带宽。较新的串行分析仪拥有20 GHz的带宽，再加上所有通道上50 GS/s的采样率，可以满足当前使用的全系列串行总线的需求。在这些速率上，波形边沿10-90%部分的输入上升时间仅为22 ps。正如本文后面讨论的那样，基于DSP的带宽增强技术提供了直到较快速的第一代串行标准第五个谐波范围的平坦的频率性能。这一功能也保证了所有通道中的较优频率和幅度响应匹配。

第五个谐波测量

大多数第一代串行总线结构的数据速率主要集中在2.5Gbit/s和3.125 Gbit/s之间，这些速率似乎完全位于当前4GHz和5 GHz 示波器的掌控范围内。但是，信号保真度测量需要的带宽要高得多，大多数标准机构已经认识到这种需求，他们指定速度足够快的仪器，以捕获时钟信号的第五个谐波。
捕获第五个谐波为检定和分析快速上升时间信号提供了所需的精度，同时为保证准确的结果提供了更多的余量。

图1说明了怎样增强幅度余量。特别是，它说明了20 GHz 示波器和13 GHz 示波器之间的差异，表明带宽更高的仪器在6.25 Gbit/s 数据流PCI-E Gen2信号上提供的余量要高得多。在20 GHz时，它捕获第五个谐波，在非常“干净的”眼图中可以明显看出充足的余量。在13 GHz 示波器上，没有足够的带宽捕获第五个信号，信号落在模板外面。
某些标准小组，特别是PCI SIG，正努力确定捕获第五个谐波必须提供的具体带宽。

多路结构

更快的串行总线，包括第二代和第三代串行总线结构，如HDMI 1.3、SATA III和PCI-Express 2.0，在单路应用中提供了更高的性能，同时它们也作为串行数据总线结构实现，其采用多条通路，实现更高的数据交换速率。在多路配置中，串行数据包先被分解，然后基本上同时通过4条、8条或更多的“通路”进行传送(图2)。在多路串行总线上执行验证或调试工作的设计人员需要测试解决方案，同时在4条或4条以上的通路中捕获实时数据，并提供必要的性能，满足较新一代串行总线技术。在验证中，必需在所有信号通路中同时捕获数据，并实现时间相关。市场上现在提供了实时采样率高达50 GS/s的仪器，可以在所有输入通道中实现杰出的时间分辨率，同时在全部4条通道上捕获长达4 ms的时间相关的串行数据业务。这种实时捕获能力与深存储器相结合，使得设计人员能够在每条通路中分析有问题的事件或之前或之后与总线业务相关的错误。

抖动测试

抖动是串行总线开发人员关注的另一个问题。在某些情况下，必须量化其对各个信号边沿的影响，但更重要的是，抖动在眼图测量中发挥着一定的作用。它可以降低上升沿和下降沿相关的眼图宽度，可能会导致模板违规。
如果观察到抖动，那么抖动是来自被测设备还是由于仪器导致的测量附属产物示波器的触发抖动和抖动噪底(JNF)可能会影响测得的抖动，它们可能会使眼图变窄，产生误导性的模板失败。

业内已经开发出精心设计的软件校正方案，以使示波器的触发抖动达到较小，这种方法可望改善等效时间采集模式下的性能，其中必须对每个样点重新触发采集。但是，触发抖动对基于单次实时采集的抖动测量没有影响。在这种情况下，JNF系数会影响等效时间捕获和实时捕获。

更好的方法是使用在垂直模数转换器中拥有充足动态范围(如垂直格)的仪器，以实现高信噪比及极低的JNF (典型值为400 fs RMS)。这种示波器可以实现抖动测量，仪器本身对抖动的影响不大(图3)。

测量低频抖动是一个挑战。它对示波器提出了两个相互矛盾的需求：示波器要捕获细微的定时细节，同时要在很长的时间跨度内实现这一点。为以足够的分辨率捕获抖动细节，通常必需进入较大采样率(如50 GS/s，相当于20 ps的采样间隔)。采样数据以该速率迅速累积在波形存储器中。但是，低频抖动趋势会在几毫秒内形成。因此，如果仪器要捕获足够的运行周期，确定低频抖动对测量的影响，那么需要非常深的存储器。

对存储容量每条通道高达200 M样点的仪器，在全部采样率下可以存储较长4 ms的采样数据。工程师可以查看各个边沿上及几百万个周期后发生的同一波形记录抖动变化中的深入抖动细节。

去掉测量影响

串行总线环境中的新兴标准要求从测量结果中去掉测量通道的传输影响，其中方式之一是应用数字滤波，在示波器内部执行以前要求单独步骤和单独应用软件的计算操作。

信号滤波工艺可以追溯到模拟电子器件的早期时代，当时滤波器是由离散的电阻器、电容器和电感器组成的一个电路。在当前的DSP领域中，滤波器是一种修改波形形状、亦即频率成分的数学程序，这在很大程度上与原来的模拟滤波器相同。但是，它以数字方式处理信号，从简单的乘法到减法公式，执行各种函数运算。

这一过程包括把FIR (有限脉冲响应)滤波参数输入仪器的演算系统中。数字滤波器从测量中去掉计算得出的损耗特点，示波器显示“清除”后的波形曲线。其结果是一个不受测量连接影响的眼图，以及能够更准确地反映较终用户应用中设备运行特点的眼图。

通过作为信号路径不可分割的一部分使用FIR滤波器，可以实现广泛的任意滤波特点及高级高速串行测量技术，包能够分析不能获得的信号的“虚拟测试点”。

与以前的模拟技术相比，DSP滤波器大大提高了精度、线性度和稳定性。FIR滤波器稳定，不能振荡，表现出线性相位响应，即所有频率会以相同的延迟数量通过滤波器，从而使失真达到较小。此外，FIR滤波器的脉冲响应拥有有限的可以量化的时间周期，因此可以预测和控制其影响。

滤波可以用于许多示波器测量应用，可以使用滤波解决日益常见的多个高速测量问题。例如，通过滤波，工程师可以限制带宽，降低噪声，同时保持高定时分辨率。还可以使用滤波，控制示波器响应在频率范围高端之上“滚降”的方式。

用户指定的特点

较新一代高性能测试仪器使用任意FIR滤波器，通过加载在Matlab或类似程序中开发的用户指定系数，可以简便地改变滤波器的特点(图4)。

这种用户可以定义的滤波技术为支持高速测量提供了强大的工具。例如，监测信号已经成为测量串行数据设备性能的设计人员关注的一个关键问题，特别是在测量接收单元时。有一些信号是通过任何探头或测试点都得不到的。

事实证明，基于这一原因，接收机输入容限测量极具挑战性。在正常情况下，串行设备中的接收机输入对查看信号来说是几乎没有任何意义的接入点，因为感兴趣的信号由设备内部的滤波器处理，以偏置通过电缆、PCB轨迹和连接器传送时发生的劣化。进入接收机有源部分的信号封装在设备内部，因此使用传统技术是不能获得这些信号的，但是，必须评估其眼图和其它特点。

解决方案是使用DSP滤波器，模拟接收机内部滤波器的效应。用户可以把在设计被测设备滤波器时使用的相同的系数加载到示波器中。在应用滤波后，示波器用户可以探测输入针脚，同时查看信号，就象在内部探测设备一样。这种“虚拟测试点”揭示了接收机滤波后的信号，即使物理测试点是设备封装上的一个针脚。这个过程称为“反嵌”。

可以使用基于DSP的滤波器，实现当前首选的信号滤波技术，包括判定反馈平衡(DFE)。专有的DFE滤波器是当前许多高级串行收发机中使用的技术。示波器内部的数字滤波器可以接受任意FIR滤波系数，可以把DFE系数快照加载到示波器中，对DFE信号进行后期处理。

还可以使用DSP滤波，使连接到被测设备的夹具和电缆的影响达到较小。通过检定或建模夹具，把信息转换成相应的滤波系数，示波器用户可以开发“调出”外部单元导致的相移和信号劣化的滤波器。

使用DSP增强采集性能

数字信号处理技术可以在整个示波器采集系统中提供许多好处，包括增强频率和相位响应、通道匹配、探头系统性能、信噪比行为及其它关键特点。

可以使用基于DSP的通道性能增强功能，实现异常平坦的幅度响应和相位线性度。在理想情况下，示波器的幅度响应在其带宽覆盖的整个频率范围内会保持不变，没有峰值或暂降。在传统示波器采集系统中，这种理想状态是不能实现的，但通过使用DSP，可以使不规则状态平滑化，在整个带宽中平衡响应。这种方法的好处是可以直到指定带宽极限，实现杰出的测量精度。例如，在12 GHz 示波器中，可以捕获频率为10 GHz的信号，其精度基本上与100 MHz频率的信号相同。在整个范围内，信号保真度会保持一致。

DSP处理还有助于改善仪器的频率滚降特点。这里的目标是控制响应下降的速度，以在保存瞬态响应及降低带外噪声之间实现较佳平衡。滚降太缓会导致更多的高频噪声成分进入测量频段。滚降太急可能会使支持准确平滑瞬态响应所需的高频率发生衰减。DSP可以非常准确地控制滚降的跳变沿，在噪声抑制和瞬态响应之间实现较优平衡，实现非常高的信号保真度。

还可以使用DSP，提供非常准确的通道匹配，其中把每条通道校准到同样的理想响应特点。在多路串行技术上执行伪差分测量或通道到通道测量时，在多条通道中获得几乎完全相同的阶跃进响应具有极其重要的意义。也可以使用这些技术，保证多台仪器之间实现准确的通道匹配。

还可以在探测信号路径中使用DSP，令示波器考虑相应差分探头及其高带宽可拆卸尖端的特点。

这里，DSP段作为标称平衡滤波器使用，其专用于探头路径，与以前相比，更紧密地把探头有效集成到示波器系统中，保证探头和示波器相结合，实现较平坦的频率响应。

总结

随着每秒几千兆位的串行总线标准的出现，信号完整性在整体系统性能中的重要性正在不断提高。新一代高性能测试仪器提供了足够高的带宽和采样率，支持干净、准确地捕获高速串行波形特点和眼图，满足了串行总线开发人员的需求。由于超低内部抖动，这些工具可以在对测量影响较小的情况下，测量信号抖动。此外，由于新的内置滤波工具，示波器可以从结果中消除测量路径的影响，这正成为串行总线标准中更加常见的要求。这些DSP滤波器已经成为测量高速数字设备中不可缺少的设备，特别是测量当前计算平台和网络平台中使用的串行元件时。正如本文所阐述的那样，可以使用DSP工具，消除探头和夹具的影响，允许设计人员使用“虚拟测试点”，查看设计中不能接入的节点中出现的信号。

DSP技术协助进行高速串行数据分析

相关阅读: