3D等同于两代器件等比紧缩

2009年04月15日10:26:04 本网站我要评论(2)字号：T | T | T

关键字：数字

北卡罗莱纳州立大学（North Carolina State University）教授Paul Franzon表示，从传统的CMOS等比缩放获得性能提升看起来已经过时了，迫切需要3D互连来填补产业空隙。

“3D IC提供了两代的等比缩放，”Franzon在德州奥斯汀（Austin, Texas）举行的IEEE器件封装和制造技术（CPMT）会议上这样表示。他引用了MIT微系统技术实验室的一份研究，研究表明，从CMOS 32nm世代往前，晶体管的固有性能将不能再得到提升，除非能够极大地降低寄生电容。

IBM系统和技术集团的技术策略经理Mike Shapiro说，IBM正致力于开发一种非常可靠的TSV（穿透硅通孔）工艺。IBM经理表示，TSV的成品率必须与片上互连的成品率相当，才能使其获得经济效益。

Shapiro说，计划于纽约州北部IBM赞助的纳米和封装技术中心（IBM-backed Nanoscale & Packaging Technology Center）将在3D开发中扮演重要角色。尽管2009年面临低迷的经济环境，但IBM业已同意投资15亿美元，纽约州再投入5
000万美元。Shapiro表示，该研发中心的一个关键项目是开发用于下一代产品的3D技术，使得未来的产品能从3D中获利。

Cadence数字IC技术专家Vassilios Gerousis说，Cadence正与领先的商业化客户进行3D软件的开发。Cadence已经开发了一套3D基本工具和设计方法，另外，Cadence和领先的3D客户在2008年成功流片（taped out）了两个45nm工艺的3D堆叠芯片。