芯原使用Cadence InCyte Chip Estimator准时地并以更低的成本交付芯片设计

昨日，全球电子设计创新领先企业Cadence设计系统公司宣布，中国的硅产品解决方案公司芯原已采用Cadence InCyte Chip Estimator，帮助在设计过程的更早阶段预测面积、时序、功耗和成本要求，使设计团队可以做出较佳决策并加速其客户的产品上市时间，同时降低成本。

“Cadence InCyte Chip Estimator产品内含晶圆代工和ASIC库及IP信息，用于估计芯片的尺寸和功耗，而这是根据在架构前级别上进行的工程计算得来的。”芯原设计统筹副总裁李念峰先生表示， “我们芯原的团队获益于这种能力，现在比以前能更精确地评估芯片设计和性能表现，因而降低项目风险。”

芯原在加速客户ASIC设计从初始规格到硅产品、取得硅产品按时按规格一次成功方面具有广泛的经验。 InCyte Chip Estimator借助了来自200多家IP供应商和晶圆代工厂的数千款IP和代工厂模型，因而芯原的设计师们能够利用这些数据，在设计周期的架构阶段更准确地估计裸片尺寸和功耗，从而获得硅产品的一次成功。

“Cadence InCyte Chip Estimator能帮助我们的客户做出关键的业务决策，”Cadence公司芯片规划解决方案集团总监Adam Traidman表示。“它有助于在较早的架构阶段就准确地估计芯片尺寸和功耗，并利用一个丰富的IP目录。 这一技术依靠内置的算法和模型，并借助于IC销售团队与客户的并肩努力，提供了经优化的芯片设计和生产成本评估。 InCyte可以在几乎任何设计架构、IP、及硅产品工艺节点选择上做到这一点。”

InCyte Chip Estimator利用了来自内置库数据库和内置芯片评估算法的尺寸和功耗信息，来估计IC裸片的尺寸、动态功耗及漏电功耗。 InCyte Chip Estimator还提供了先进的功耗控制方法，来定义功耗模式、利用多供电压和电源关断等节电技术、计算对功率的影响、并传递功耗意图。

相关阅读:

• ...2009/07/29 08:29·芯原使用Cadence InCyte Chip Estimator准时地并以更低的成本交付芯片设计