14位125Msps ADC消耗功率为已有解决方案的三分之一且不牺牲AC性能

2008年10月29日10:37:54 本网站我要评论(2)字号：T | T | T

2008 年 10 月 29 日，凌力尔特公司 (Linear Technology Corporation) 推出低功率 14 位、125Msps ADC，该器件仅消耗 127mW 功率，低于之前解决方案功率的三份之一。高速 ADC 传统上是大功率器件：更高的采样率、ADC 消耗更多功率。在使用多个 ADC 测量很多输入通道的系统中，或装在较高温度可能降低 ADC 性能的小型便携式机箱中时，热耗散甚至成为更严重的问题。无论工作于全速模式还是睡眠模式 (旨在把功耗降到低至 0.5mW)，LTC2261 都显著地减少了用于高速数据采集的功率预算，从而使之能够“去掉连线”，并使产品逐步跨入便携式世界。

LTC2261

LTC2261 用 1.8V 低压模拟电源工作，实现了极大的功率节省且不牺牲 AC 性能。这个 ADC 在基带提供 73.4dB 的信噪比 (SNR) 性能和 85dB 的无寄生动态范围。0.17ps_RMS 的超低抖动允许具卓越噪声性能的 IF 频率欠采样。低功率与良好的 AC 性能结合为电池供电型的便携式仪表以及诸如医疗超声和非破坏性测试设备等多通道系统提供了非常需要的功率节省。JTRS 软件定义的无线电设备和其他便携式通信设备也将受益于这个突破性 ADC 系列的低功率便携性。

LTC2261 简化了采用高速 ADC 的设计工作。在此类设计中，当进行数字输出布线时必需谨慎从事，以避免发生数字噪声反馈耦合并使模拟读数产生失真。来自数字反馈的干扰将显现为 ADC 输出频谱中的无用音调。为了有助于减轻这种不良影响，LTC2261 提供了一个数据随机函数发生器，用于在数字输出被传输之前对其进行随机化处理，通过把该能量散布于噪声层中来显著地减小无用音调的幅度。运用这种数据编码方案能够把由数字反馈所引起的残余音调降低 10至 15dB。

LTC2261 的创新性数字输出可以设置为全速率 CMOS、双数据速率 CMOS 或双数据速率 LVDS。双数据速率数字输出允许数据在时钟的上升沿和下降沿发送，从而将所需数据线数量减少了一半。一个独立的输出电源允许 CMOS 输出摆幅范围为 1.2V 至 1.8V。

LTC2261 采用 6mm x 6mm QFN 封装，包括一个时钟占空比稳定器电路以方便非 50% 时钟占空比、可编程数字输出定时、可编程 LVDS 输出电流和可选 LVDS 输出终止。这些特点相结合使 ADC 和微控制器之间的数据传送更加灵活。

LTC2261 系列包括 6 个引脚兼容的成员，在 125Msps、105Msps 和 80Msps 时提供 14 位分辨率，在 125Msps、105Msps 和 80Msps 时提供 12 位分辨率，计划 2008 年 12 月全面投产。演示板和样品在网址 www.linear.com.cn/2261 上在线提供。在 65Msps/40Msps/25Msps 时具有 14 位和 12 位分辨率的一个较低速率引脚兼容系列将于 2009 年提供。每个器件都提供商用和工业温度级版本，以 1,000 片为单位批量购买，每片价格为非常有竞争力的 9.50 美元。

在 127mW 时具 125Msps 的 ADC

性能概要：LTC2261 系列

73.4dB SNR
85dB SFDR
低功率：127mW/106mW/89mW
单 1.8V 电源
CMOS、DDR CMOS 或 DDR LVDS 输出
可选输入范围：1V_P-P 至 2V_P-P
800MHz 满功率带宽 S/H
可选数据输出随机函数发生器
可选时钟占空比稳定器
停机和打盹模式
串行 SPI 端口用于配置
引脚兼容的 14 位和 12 位版本
40 引脚 (6mm x 6mm) QFN 封装

所有器件都可以订购符合 RoHS 要求的可选无铅封装。如需更多详细信息，请访问 http://www.linear.com.cn/ad/highspeedADC.jsp。

14位125Msps ADC消耗功率为已有解决方案的三分之一且不牺牲AC性能

相关阅读: