分析和调试DDR I、II 和 III时钟抖动问题

作者：Min Jie Chong

安捷伦科技公司

存储器解决方案/验证产品经理

概述

随着 DDR（双数据速率同步动态随机存储器）存储器技术的数据传输速率迅速增长，互通性正成为工程师面临的巨大挑战。从根本上讲，互通性首先是从物理层开始实施，而且其较重要的属性之一是时钟信号的抖动性能。DDR 接口上的时钟从存储控制器传输到 DDR 芯片，它是 DDR 系统上所有其他信号（例如选通信号、数据信号、地址信号和命令信号）的参考。因此，拥有良好的时钟抖动性能至关重要，因为时钟上的抖动将转移给其他信号。如果从一开始时钟的抖动性能就很差，那么其他信号上的抖动问题也会非常明显。

抖动如何影响 DDR 系统的性能？抖动可以影响决策制定，因为它会使边沿的位置或信号的幅度发生移位，使其偏离理想位置。抖动越大，边缘或幅度偏离其理想位置就越远。在非理想位置上，DDR 系统可能采集到错误信息，从而极大地增加系统的比特误码率。较终，系统将无法正常工作。对于更快的 DDR 速度，其窗口有效时间会更短，使这一问题更加恶化，此时即使极小的抖动也会导致上述问题。

由于时钟抖动对于互通性如此重要，因此 JEDEC（电子工程设计发展联合协会）已规定了时钟必须遵守的许多个抖动参数。其目的是确保抖动数量处于容限范围以内，这样 DDR 系统通信就不会中断。依照该技术指标，工程师所面临的挑战不仅仅是确保时钟处于抖动技术指标范围内，还要在时钟不符合要求时进行调试和查找抖动源。本文将重点介绍一些在示波器中可用的工具和方法，它们可以帮助工程师快速执行时钟抖动分析以及调试抖动故障。这些工具和方法对DDR 1、2 和 3 都适用。

自动时钟抖动测量

这一长串的抖动测试技术指标使得对时钟波形的测量和分析非常耗时。较重要的是，抖动分析有非常特殊的要求。DDR2 技术指标――JESD79-2D 要求示波器能够在 200 个时钟周期内分析多个周期间抖动测量。一些抖动测量是 tJIT(cc)、tERR(2per)、tERR(3per) 和 tJIT(duty) 等。虽然技术指标中没有提及，但是抖动测量应该在大量的时钟周期内重复进行，通常为 5000 万时钟周期，以确保稳定性。正是由于这些要求，您显然会面临非常繁重的任务。

幸运的是，有些示波器提供了 DDR 一致性测试软件，这些软件可以根据 JEDEC 技术指标自动进行时钟测量和分析。您需要做的就是将时钟信号输入示波器，选择时钟抖动测试，然后执行测试。软件随后将测量结果与 JEDEC 技术指标进行比较，并报告每个测试成功或失败的情况（如图 1 所示）。此类自动测量的另一个优势是可以在一段较长的时间内运行抖动测试，以便包含大量需要分析的时钟周期。这些应用免除了您手动进行测量的负担，使您可以节省大量时间和精力。

图 1：DDR2 应用显示了时钟抖动测试的结果。红色表示失败的测试，黄色表示刚好成功的测试。因此，此时钟未达到 JEDEC 抖动技术指标，显然需要进行修正。

使用抖动分离法调试时钟抖动故障

现在，运行自动测量工具听起来非常简单，但是如果像图 1 所示的情况那样有时钟抖动故障，情况又会如何呢？当出现此类情况时，解决问题将会非常麻烦，因为抖动来源可能是多方面的。如果不能迅速缩小抖动来源的范围,则可能意味着您必须花费好几个月的时间来尝试确定抖动源，这简直就像大海捞针。

唯一的希望是示波器上有各种抖动调试方法。较重要的一个方法是将时钟的总体抖动（TJ）分离成不同的抖动成分（如图 2 所示）。这种方法非常重要，因为如果能够知道时钟上的抖动类型,就可以帮助您确定抖动源。另外，您还可以测量每个抖动类型的幅度，从而集中精力处理引起大部分抖动的抖动源。

有些类型的抖动可以从 TJ 中分离出来。时钟上的随机抖动（RJ）是由设计中的有源元器件的热噪声造成的，它是不确定的，而且抖动幅度是没有边界限制的。如果任其存在，将会给系统留下极大的问题隐患，系统需要在非常高的比特误码率条件下工作。要确定是哪一个元器件引起的故障，您可以使用示波器探头测量元器件的输出。然后，使用抖动分离法查看每个元器件所产生的 RJ 大小。在找到 RJ 输出过大的元器件之后，您可以使用一个质量良好的部件来替代它。当然也有这样的实例，质量良好的部件本身生成的 RJ 就特别多。在这种情况下，您可能必须从其他厂商那里寻找一个质量更好的元器件来改善 RJ 性能。

另一类抖动是占空比失真（DCD），这是确定性的抖动，并且有边界限制。导致它的原因是差分输出之间的电压偏置或差分信号路径之间的扭曲失配。电压偏置是由信号路径之间的阻抗失配和电压电平的差异引起的。扭曲失配是因为一条信号路径过长或者过短引起的，这会导致 DCD。您可以在存储控制器和电路板设计版图中解决这些问题。

周期抖动（PJ）是由与高速时钟信号相耦合的周期信号源或重复信号源引起的。它也是确定性的，并且有边界限制。导致 PJ 的来源可能是开关电源或振荡器输出。确定 PJ 源的方法将在下一节中讨论。

将抖动分离成不同成分，可以帮助您缩小问题范围。通过报告每类抖动的大小，可以帮助您划分故障诊断的优先级。

图 2：TJ 被分离成不同的抖动成分，例如 RJ、PJ 和 DCD。知道抖动的类型和幅度可以帮助您缩小抖动源范围，并帮助您划分故障诊断的优先级。

确定源周期抖动（PJ）

时间间隔误差（TIE）测量法可以提供深入的 PJ 分析。该工具首先采集实际的时钟，然后通过对实际时钟取平均值来生成参考时钟，接着使用参考时钟周期减去时钟波形的每个周期，生成随时间变化的时钟误差趋势图（如图 3a 所示）。该时钟误差趋势包括实际时钟的时域抖动信息。

在时域中分析误差趋势可能非常困难，因此可以对时钟误差趋势进行快速傅立叶变换（FFT），以便在频域中查看抖动。在图 3a 中，可以观察到频谱上的尖峰信号，它表示与时钟耦合的抖动的频率。频率尖峰信号越高，造成的抖动越大。您可以观察到有 3 个突出的尖峰信号（在红色圆圈中）。由于尖峰信号是窄带的，所以它们是正弦信号，通常是振荡器的输出。如图 3b 所示，使用示波器游标，您可以得到尖峰信号的频率分别为 12.5MHz、25MHz 和 50MHz。仔细检查电路板设计之后，您会发现这些尖峰信号与在这 3 个频率上工作的 3 个振荡器有关。由于信号路径之间没有足够的隔离，这些尖峰信号与时钟相耦合。要解决这个问题，您需要加强信号之间的隔离。

在抖动频谱的下端，抖动集中在一起，您很难观察或分析突出的尖峰信号（在图 3a 中的蓝色圆圈中）。这可能是由非正弦信号、随机信号或低频信号（例如开关电源或低频信号通信）引起的。有时由于某些示波器的通道存储器深度有限，无法捕获一个周期的低频抖动，所以低频抖动只是间歇性地出现。克服这个问题的一个方法是使用时域中的时钟误差趋势的平均值。这种方法与低通滤波器基本相同。通过均衡误差趋势的高频分量，只留下低频图。现在，您可以轻松地绘制低频抖动图。使用游标，您能够确定抖动的频率。图 3c 中显示的频率大约是 180kHz。这就能够确定工作频率为 180kHz 的开关电源的抖动被耦合到了时钟信号中。此时，您还是要加强隔离以降低信号耦合。

通过进行时间间隔误差测量，您可以从周期波形中快速确定抖动源，并将问题反馈给设计工程师。

图 3a：直方图中显示了时间间隔误差（TIE），时域中为时钟误差趋势，频域中为抖动频率。

图 3b：使用游标可以测量频域上的尖峰信号。它们分别是 12.5MHz、25MHz和 50MHz。这些抖动成分与设计中的振荡器有关，这些振荡器是时钟 PJ 的主要来源。

图 3c：使用示波器游标测量到低频抖动为 180kHz。这与耦合到时钟信号的开关电源相关。

总结

确保良好的时钟抖动性能对于保证 DDR 系统的互通性至关重要。示波器上的一些可用工具和方法能够帮助您在大量时钟周期内快速执行时钟抖动一致性测量，并能协助您对抖动源的根本原因进行分析。它们可以节省您的宝贵时间，帮助您完成验证工作。

相关阅读:

• ...2010/08/23 14:33·LabVIEW 2010的分析和报表特性