元件工艺：IC Complier在低功耗高性能设计中的应用

作者：肖琼、郭军、李剑、海思半导体有限公司（Hisilicon）

高性能、低功耗、多种工作模式共存的集成电路设计为EDA工具和后端工程师带来新的挑战。本文将要讨论的一个90nm设计实例应用于无线可移动设备，必须采用Multi-VDD、Multi-Supply、Multi-Vt等多种低功耗技术以适应市场需求；芯片有4种工作模式，sign-off需要考虑5种PVT组合的工作条件（corner）。传统的物理设计流程和工具面对这些低功耗、多模式的特殊需求，无论从实现结果、还是从人力时间上看，都已经力不从心。因此，亟需一种工具，能够在物理实现各阶段考虑低功耗的优化、实现各种低功耗技术；并且能同时“吃”进多个corner，能够同时“看”到各种模式下的约束，同步优化时序。此外，工具在优化性能、优化面积，及运行时间等方面也应当表现出良好的处理能力。为此，我们引入了IC Compiler流程，主要以一个子模块Block A为例，介绍MCMM并行优化、时钟树综合等，并将ICC与PC＋Astro流程在工具性能、运行时间、实现结果等方面作了比较与分析。在低功耗技术的应用上，将以整个顶层设计为例，介绍我们在低功耗中的相关处理，及较后的实现结果。图1是采用MCMM并行优化和低功耗技术的ICC流程图。

图1. 采用MCMM和低功耗技术的ICC流实现。

MCMM的应用

芯片在制造之前需要分析和评估其在各种应用环境下的性能，而现今的应用环境越来越复杂，一颗芯片往往需要工作在多个工作条件和多种工作模式下。要满足、优化所有应用环境的性能要求，并非一件易事。在传统的时序收敛和分析方法下，PR工程师要在不同的工作模式之间来回切换设计约束进行分析优化，以满足同一时序路径在不同工作模式下的时序要求；同时，还要在sign-off分析工具和PR工具之间来回切换多次，以解决在各种工作条件下不同工具之间的寄生和时序计算方法的相关性问题（correlation）。这种方法较大的弊病在于PR工具无法同时覆盖到所有corner和模式下的时序，增加了实现与时序验证两类工具之间切换的次数和手工ECO的时间；并且每次对一个模式或corner的修正，往往会影响到其他模式或corner下的时序，增加了各个模式或corner之间的切换迭代次数。芯片的应用环境越多，切换、迭代次数越多。对于本次设计的4个工作模式、5个工作条件组合而言，工作量可想而知！

ICC对MCMM（multi-corner multi-模式）的处理变以往的“串行”为“并行”，将所有模式和corner的组合定义成若干个“scenario”，ICC对所有scenario的时序同时分析和优化，并能选择性地同时优化面积和功耗，从而大大减少了时序收敛的迭代次数和设计时间。

Scenario的定义

我们选取func1和shift两个模式，与WC、BC、WCL、ML四个corner（暂未考虑Typical），以及对应的寄生模型（TLU＋文件）rcworst、rcbest、cworst、cbest，组合成FUNC_WCL_C、FUNC_WCL_RC、FUNC_WC_RC、FUNC_WC_C、SHIFT_WCL_C、SHIFT_WCL_RC、SHIFT _WC_RC、SHIFT _WC_C共8个scenario，并分别为它们指定时序约束、工作条件和寄生参数模型。scenario具体的定义如图2所示。每个scenario中包含了与max和min相应的两个寄生模型和两个工作条件。如图2（b）所列举的FUNC_WC_C，它采用cworst和cbest分别作为其相应max、min下的寄生模型；采用WC和BC分别作为其相应max、min下的工作条件。如此，8个scenario就覆盖了2个工作模式、4个工作条件和4种寄生模型的相应组合。

基于MCMM的布局优化

定义过各种scenario后，即对所有的scenario进行布局和时序优化。ICC目前的版本还不支持CTS阶段的MCMM功能，因此我们在时钟树综合的时候，选取FUNC_WC_C作为CTS_scenario。

图2. Scenario定义。

在CTS前后的时序优化我们分别采用8个scenario来同时优化各个模式和工作条件下的所有时序问题。

图3.布局的MCMM优化。

优化结果

表1. CTS之后MCMM的QoR优化。

与Astro的比较

我们将Block A分别在PC＋Astro和ICC两个流程中优化时序，Astro流程采用顺序串行处理MCMM，ICC采用同步并行处理MCMM，两个流程如图4所示。为了快速得到两个流程的比较结果，选取FUNC_WC_C、SHIFT_WC_C两个scenario分别在ICC和Astro中进行CTS后的时序优化。

图4. ICC与Astro MCMM优化的对比。

从流程图来看，ICC的MCMM流程显然简单，仅需设计师定义若干scenario，工具就能同时处理所有corner和模式下的时序优化；而Astro采用“串行”方式，在两个scenario之间切换、迭代的次数不可预知，需要加入相当多的人工判断和干预。

表2. ICC与Astro布局之间之后的物理信息。

两个流程在CTS后的优化，都能基本满足时序要求，但Astro流程中max transition的DRC violation明显多余ICC；此外，ICC优化后电路单元的个数多于Astro流程，但总的面积反而小。表2为两套流程在CTS后的物理信息。

我们还比较了两个流程在CTS前后布局和优化的运行时间，如图5。

图5. ICC与Astro运行时间对比。

其中，左图显示了ICC采用不同scenario策略在CTS后优化时序所用的时间。同时激活两个scenario（FUNC_WC_C、SHIFT_WC_C），ICC优化时间为1.5小时；仅激活FUNC_WC_C，ICC优化耗时1.3小时；仅激活SHIFT_WC_C，ICC优化耗时0.5小时。由此可以看出，ICC的MCMM并行优化时间并非简单地将优化每个scenario的时间叠加，相比“串行”优化，其运行时间有明显优势。

图5的右图显示了两套flow在CTS前后做place优化所用的时间。ICC流程在CTS前的布局和优化中激活了FUNC_WC_C和SHIFT_WC_C两个scenario，用时4.2小时；而PC＋Astro流程在CTS前仅考虑FUNC模式，用时稍短，约为3.3小时。CTS后，ICC激活两个scenario，同时优化时序，经过两次“psynopt”优化，达到时序要求，耗时仅1.5小时；而Astro每次只能加载一个时序约束，两种模式下的时序优化彼此影响，需要4～5次反复迭代才能满足时序要求，耗时将近3小时。Block A仅包含不到30万个电路单元，在两种工作模式、两个工作条件下进行MCMM的并行优化比Astro串行方式节省了近50％的时间。由此可以想象，ICC的MCMM并行优化方式在大规模、多模式、多工作条件的设计中，在单一命令优化时间长的routing后阶段，将节省不少时间。这对于PR工程师来说，绝对是个好的手段。

CTS

Block A是模块级的设计，时钟结构比较简单——包含2个功能时钟和2个测试时钟。

ICC做CTS后的结果及其与Astro的比较如表3所示。从表中结果来看，ICC在做时钟树上的耗时超过Astro；但较后的CTS结果，无论从skew还是latency来看，ICC均优于Astro。

表3. 在CTS上ICC与Astro的对比。

图6. 带有useful skew的CTS脚本。

skew_opt后，在当前目录下产生一个skew_opt.tcl，会根据CTS前的时序，为每个register的sink端提供一个合理的时钟latency值，作为下一步CTS的参考；并为有数据通路的时钟域创建inter-clock balance的group。采用useful skew作为CTS策略后，设计整体的skew变大，但原本violation很大的path由于skew的优化调整，时序可以提高0.3ns，整个design的WNS减至

相关阅读:

没有相关新闻...