Cadence低功耗解决方案助力凌讯科技获得90nm芯片一次成功

Cadence设计系统公司（纳斯达克：CDNS）今天宣布，数字广播及无线宽带通信传输领域的核心技术开发及相关应用产品提供商凌讯科技(Legend Silicon)利用Cadence®的低功耗解决方案，已成功完成一款90纳米芯片设计，并获得投片的一次成功。凌讯选择Cadence作为其65纳米及45纳米设计的首选EDA供应商, 还将采用整套Cadence Low-Power Solution。这突出了Cadence在推动和增强低功耗设计创新方面的承诺。

使用Cadence的软件，凌讯科技成功完成了这一款有挑战性的、数百万门级90纳米DTV设计，目前已处于量产阶段。因此， 凌讯科技现得以向用户提供更加领先业界的地面数字电视解调芯片产品及解决方案。

“利用Cadence的设计、验证和实现技术，凌讯科技可以大幅压缩设计周期，并获得芯片设计的一次成功。”凌讯科技总裁兼首席技术官杨林博士表示，“与Cadence进行紧密合，并确定其成为我们65纳米和45纳米设计的首选EDA厂商，将有利于保持并提高凌讯科技在数字广播及无线宽带通信传输领域的竞争优势，并在更短的时间期限内为客户提供更好的解决方案。”

作为首选的EDA供应商，Cadence将向凌讯科技提供先进的EDA技术，用于其45纳米/65纳米低功耗层次化设计流程。凌讯科技还将采用基于通用功耗格式（Common Power Format ，CPF）的Cadence Low-Power Solution，它包含Incisive® Enterprise Simulator、Encounter® Conformal® Low Power、Encounter RTL Compiler全局综合、SoC Encounter™ RTL-to-GDSII系统,以及VoltageStorm®功耗分析。

“Cadence致力于帮助客户实现创新和成功。”Cadence亚太区总裁兼全球副总裁居龙表示，“经验证明基于CPF的Cadence Low-Power Solution将帮助凌讯科技实现高级低功耗管理策略带来的功耗降低优势，同时加快上市时间、提高生产力并减少设计方法学中的风险。”

Cadence Low-Power Solution是业界第一款将利用通用功耗格式（Common Power Format）整合逻辑设计、验证和实现技术的完整流程。 它已经在众多芯片设计和应用中得到验证。 使用该流程，设计人员实现了两倍的生产力提升和平均40%的功耗节省。
www.cadence.com

相关阅读:

• ...2018/03/19 11:42·第三届CADA凯达大会AR计算产业生态高峰论坛暨汽车科技创新大会隆重举行
• ...2017/08/15 14:45·2017 Cadence全球用户大会 CDNLive登陆上海
• ...2017/07/26 17:38·Cadence推出针对较新移动和家庭娱乐应用的Tensilica HiFi 3z DSP架构
• ...2017/06/12 17:17·全新Cadence Virtuoso系统设计平台帮助实现IC、封装和电路板无缝集成的设计流程
• ...2017/06/05 14:41·Cadence扩展JasperGold平台用于高级形式化RTL签核
• ...2017/06/05 14:41·Cadence扩展JasperGold平台用于高级形式化RTL签核